1. Jurnal[Kembali]



Gambar 1.1. Jurnal.

Gambar 1.2. Jurnal


2. Alat dan Bahan[Kembali]

  1. Panel DL 2203D 
  2. Panel DL 2203C 
  3. Panel DL 2203S
  4. Jumper
  5. Software Proteus

Gambar 2.1. Modul panel percobaan.
      


Gambar 2.2. Jumper.


Gambar 2.3 Proteus

3. Rangkaian Simulasi[Kembali]



Gambar 3.1. Rangkaian percobaan.


4. Prinsip Kerja[Kembali]

Shift Register adalah rangkaian yang berfungsi untuk menyimpan dan menggeser data. Shift register terbagi 4:

1. Shift Register Serial Input Serial Output

Data akan dimasukkan dan dikeluarkan secara bergantian setiap adanya transisi trigger

2. Shift Register Serial Input Paralel Output

Data akan dimasukkan secara bergantian dan dikeluarkan secara serentak

3. Shift Register Paralel Input Serial Output

Data akan dimasukkan secara serentak dan dikeluarkan secara bergantian

4. Shift Register Paralel Input Paralel Output

Data akan dimasukkan dan dikeluarkan secara serentak.

5. Video [Kembali]



Video percobaan 1.


6. Analisa[Kembali]

1. Analisa Output yang dihasilkan tiap tiap kondisi! Apakah hasil yang didapatkan sudah sesuai dengan teori? Jelaskan!

Jawab:

Kondisi 1(B3-B6 = 0, B0 = 1, B2 = 1, B1 = 1011)

Output yang didapatkan adalah Serial In Serial Out. Pada kondisi ini switch B3-B6 diinverskan maka diberi logika 1, yang mana B3-B6 adalah switch yang terhubung ke pin set(active low) masing-masing keempat flip flop, sehingga pin set tidak aktif. Maka ini mencegah agar output flip flop tidak diset menjadi 1 saat data dimasukkan. Pada kondisi ini, kita anggap adalah nilai default output flip flop adalah 0000, sehingga setelah seluruh data 1011 dimasukkan, lalu dipause, lalu switch B1 diberi logika 0 agar lebih mudah mengidentifikasi datanya keluar secara serial/paralel. B0 diberi logika 1 agar pin reset(active low) tidak aktif sehingga mencegah data direset secara serentak. B2 logika 1 sebagai inputan gerbang AND, yang mana outputnya dihubungkan ke sinyal clock. Maka didapatkan datanya masuk dan keluar secara bergantian, maka ini sesuai dengan teori.

Kondisi 2(B3-B6 = 0, B1 = 1011, B0 = FALLING, B2 = FALLING)

Pada kondisi ini, setelah seluruh data (1011) masuk, maka B0 dan B2 difallingkan (ubah dari 1 ke 0) saat di pause. Maka ini akan membuat output keseluruhan direset menjadi 0 yang artinya data keluar secara serentak (paralel out). Hal ini karena  B0 adalah switch yang terhubung ke pin reset(active low) sehingga jika diaktifkan maka outputnya otomatis direset. Sedangkan B2 terhubung ke gerbang AND, sehingga jika diberi logika 0 maka output gerbang AND yang terhubung ke masing-masing sinyal clock flip flop akan berlogika 0. Jika sinyal clock diberi logika 0, maka selanjutnya untuk sementara waktu rangkaian tidak akan menerima data input karena tidak ada trigger, maka untuk kondisi ini didapatkan hasilnya Serial In Paralel Out.

Kondisi 3(B3-B6 = 1011(0100), B1 = 0, B0 = 1, B2 = 1)

Anggap kondisi default adalah 0000. Pada kondisi ini kondisi yang didapat Paralel In Serial Out. Data masuk secara paralel dengan cara mengatur langsung masing-masing pin set flip flop melalui saklar B6-B3 diberi logika (diinverskan) 0100 secara berurutan. Maka akan membuat pin set flip flop 1,2 dan 4 aktif, maka data diset langsung menjadi 1. Sedangkan flip flop ketiga pin set tidak aktif (dari switch B5 = 1) maka outputnya sesuai default yaitu 0. Sehingga data masuk secara bersamaan 1011. Lalu untuk membuatnya keluar secara bergantian, saat dipause, switch B3-B6 diberi logika 1 semuanya kembali, sehingga data akan dikeluarkan secara bergantian. Sehingga ini sesuai dengan teorinya.

Kondisi 4(B3-B6 = 1011(0100), B0 = FALLING, B1 = 0, B2 = 0)

Kondisi default adalah 0000. Pada kondisi ini didapatkan Paralel In Paralel Out. Data masuk secara serentak dengan mengaktifkan pin set (flip flop diset) dari flip flop 1,2, dan 4. Sehingga data langsung menjadi 1011. Agar datanya keluar secara paralel, maka seluruh pin set dinonaktifkan kembali dan B0 difallingkan (1 ke 0) ketika dipause. Hal ini akan membuat rangkaian langsung direset serentak karena B0 terhubung ke setiap pin reset(active low) dari flip flop. Maka ini juga sesuai dengan teorinya, Paralel In Paralel Out.


2. Analisalah pengaruh gerbang AND pada rangkaian. Jika inputan clock langsung dihubungkan ke flip flop dan tidak menggunakan gerbang AND, kira kira bagaimana outputnya? Apakah sama? Analisalah hal tersebut!

Jawab:

Dengan adanya gerbang AND yang terhubung ke sinyal clock, maka kita bisa memodifikasi inputan clock flip flop dalam 2 kondisi: yaitu inputnya sinyal clock (saat inputan gerbang AND B2 = 1 dan inputan satunya lagi Dclock) dan inputnya berlogika 0 (saat inputan gerbang AND B2 = 0 dan inputan satunya lagi Dclock). Jika inputan clock flip flop adalah berupa sinyal clock, maka data dapat dimasukkan/dikeluarkan secara serial, artinya rangkaian dapat men'shifting'. Jika inputan clock flip flop adalah berupa logika 0, maka rangkaian tidak bisa menggeser/menshifting secara serial karena tidak ada trigger yang terjadi dalam rangkaiannya. Sehingga outputnya tetap akan sama jika output gerbang AND berupa clock namun bisa berbeda jika output gerbang AND berupa logika 0.

7. Link Download[Kembali]

File HTML [klik]

Rangkaian Simulasi Percobaan [klik]

File Video Percobaan [klik]

Download datasheet 74111 [klik]

Download datasheet gerbang AND [klik]

Download datasheet gerbang NOT [klik]