1. Jurnal[Kembali]

Gambar 1.1. Jurnal.


2. Alat dan Bahan[Kembali]

  1. Panel DL 2203D 
  2. Panel DL 2203C 
  3. Panel DL 2203S
  4. Jumper
  5. Software Proteus

Gambar 2.1. Modul panel percobaan.
      


Gambar 2.2. Jumper.


Gambar 2.3 Proteus 


3. Rangkaian Simulasi[Kembali]



Gambar 3.1. Rangkaian simulasi saat percobaan 2.


4. Prinsip Kerja[Kembali]

T flip flop adalah pengembangan dari JK flip flop, yang input J dan K digabungkan menjadi 1. Pada T flip flop, saat input pada S = 0 dan R = 1, maka output pada Q akan di set menjadi 1 dan nilai ini tidak berubah walaupun nilai T dan Clock di ubah ubah. Sebaliknya saat S = 1 dan R = 0, maka output pada Q akan di reset menjadi 0. Nilai T baru akan mempengaruhi output jika S=1 dan R = 1, serta terjadi trigger saat perpindahan clock dari LOW ke HIGH. Saat S = 0, dan R = 0, maka output berada dalam kondisi terlarang. Dan saat T=1 dan diberi sinyal clock, flip flop berada dalam kondisi toggle (keadaan berlawanan), setiap terjadi trigger output yang baru merupakan invers dari output yang lama.

5. Video [Kembali]



Video Percobaan 2.


6. Analisa[Kembali]

Analisa Input dan output masing masing kondisi sesuai jurnal

Jawab:

> B0 = 0, B1 = 1, B2 = x
Output yang didapat adalah Q = 0 dan Q' = 1. Pin reset aktif (B0 = 0) sehingga output akan direset menjadi Q = 0 apapun input lainnya.

> B0 = 1, B1 = 0, B2 = x
Output yang didapat adalah Q = 1 dan Q' = 0. Pin set aktif (B1 = 0) sehingga outputnya diset menjadi Q = 1 apapun input lainnya.

> B0 = 0, B1 = 0, B2 = x
Output yang didapat adalah Q = 1 dan Q' = 1. Pin set dan reset (B0 = B1 = 0) diaktifkan maka kondisi ini adalah kontradiksi sebab output yang didapat sama (Q = Q' = 1). Maka ini kondisi terlarang.

> B0 = 1, B1 = 1, B2 = clock
Output yang didapat adalah kondisi toggle, yaitu output antara Q dan Q' berubah-ubah secara bergantian antara logika 1 dan 0. Hal ini terjadi karena input pada T-FF sama yaitu logika 1. Dan T-FF sendiri dirangkai dari JK-FF. Sesuai teori JK-FF saat kedua inputnya berlogika 1 maka kondisinya adalah toggle.



Gambar 6.1. Analisa


7. Download[Kembali]

File HTML [klik]

Rangkaian Simulasi Proteus [klik]

File Video Percobaan [klik]

Download datasheet 74LS112 [klik]

Download datasheet Switch [klik]

Download datasheet Logicprobe [klik]