1. Kondisi[Kembali]

Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan D flip flop dan output 4 bit.

2. Gambar Rangkaian Simulasi[Kembali]



Gambar 2.1. Rangkaian sebelum disimulasikan.

Gambar 2.2. Rangkaian saat disimulasikan.


3. Video Simulasi[Kembali]



Video simulasi rangkaian.


4. Prinsip Kerja Rangkaian[Kembali]

Untuk menghasilkan output sebanyak 4 bit, maka diperlukan 4 buah flip flop (pada kondisi yang diambil menggunakan D flip flop), yang mana masing-masing flip flop dikondisikan dalam mode toggle, dengan menghubungkan pin output Q' dengan pin input D. Selanjutnya pada flip flop pertama, pin CLK dihubungkan langsung dengan sinyal clock, lalu untuk pin CLK flip flop setelahnya dihubungkan dengan output Q' dari flip flop sebelumnya (counter up) atau dari output Q flip flop sebelumnya (counter down).

Seluruh flip flop memiliki kondisi awal output yaitu Q = 0 dan Q' = 1. Karena pin Q' dengan pin D terhubung sehingga nilai D akan sama dengan Q' (Q' = D = 1). Karena untuk kondisi awal ini nilai output Q pada seluruh flip flop adalah 0, sehingga output pertama rangkaian sebelum trigger yaitu 0000 (dengan format LSB --> MSB).

Saat diberi trigger pertama, pin D pada flip flop pertama yang awalnya bernilai 1 akan menjadi 0 sehingga Q' juga menjadi 0. Karena Q ≠ Q' maka Q berubah menjadi 1. Sehingga saat trigger pertama output rangkaian menjadi 1000.

Ketika trigger kedua terjadi, pin D flip flop pertama berubah kembali menjadi 1 sehingga Q' juga menjadi 1, dan Q menjadi 0. Output Q' (Q' = 1) masuk sebagai clock untuk flip flop kedua dan bertindak sebagai trigger, sehingga merubah nilai pin D dan Q' flip flop kedua yang sebelumnya bernilai 1 menjadi 0, sehingga output Q flip flop kedua dari yang sebelumnya 0 berubah menjadi 1. Untuk itu akan didapatkan output rangkaian saat trigger kedua adalah 0100. 

Ketika trigger ketiga terjadi, pin D flip flop pertama kembali berubah menjadi 0 sehingga Q' juga menjadi 0, dan Q menjadi 1. Q' yang bernilai 0 masuk ke clock flip flop kedua. Karena 0 bukan trigger positif sehingga output flip flop kedua akan tetap sama seperti sebelumnya yaitu Q' = 0 dan Q = 1. Untuk itu akan didapatkan output rangkaian saat trigger ketiga adalah 1100.

Proses perhitungan akan terus terjadi selama ada trigger yang bermuara dari sinyal clock flip flop pertama, dan nantinya nilai output rangkaian tertinggi yaitu 1111 pada saat trigger ke-15 sebelum akhirnya kembali lagi menjadi 0000.

5. Download[Kembali]

File HTML [klik]

Rangkaian Simulasi Proteus [klik]

File Video Rangkaian [klik]

Download datasheet 7474 [klik]