1. Kondisi[Kembali]

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=0, B2=1

2. Gambar Rangkaian Simulasi[Kembali]


gambar rangkaian sebelum disimulasikan

gambar rangkaian saat disimulasikan


3. Video Simulasi[Kembali]





4. Prinsip Kerja Rangkaian[Kembali]

T Flip Flop ialah JK Flip Flop yang inputnya disatukan. Sehingga pada rangkaian, T Flip Flop disusun dari IC 74LS112 yang mana adalah rangkaian JK FF namun untuk input J dan K diberi input yang sama ( J = K = 1). Pada Kondisi yang diambil, pada rangkaian tidak digunakan sinyal clock namun sebuah saklar yang terhubung dan diberi logika 1. Pin Set terhubung dengan saklar B1 yang berlogika 0, dan pin Reset terhubung dengan saklar B0 yang juga berlogika 0. Karena pin S dan R yang aktif saat Active Low maka kedua pin S dan R aktif. Saat rangkaian dijalankan, kedua output yaitu Q dan Q' menampilkan nilai data yang sama sehingga kondisi yang ditunjukkan ialah kondisi terlarang. 

5. Download[Kembali]

File HTML [klik]

Rangkaian Simulasi Proteus [klik]

File Video Rangkaian [klik]

Download datasheet 74LS112 [klik]

Download datasheet Switch [klik]

Download datasheet Logicprobe [klik]